```
SPN=EP 377976
         1 PN=EP 377976
   S2
T S2/9/1
2/9/1
DIALOG(R)File 351:Derwent WPI
(c) 2006 The Thomson Corporation. All rts. reserv.
0005225764 - Drawing available
WPI ACC NO: 1990-218408/
XRPX Acc No: N1990-169508
```

Microcode controller using programmable logic array circuit - has firmware base which allows mainline program to be interrupted and logic nested

Patent Assignee: IBM CORP (IBMC); INT BUSINESS MACHINES CORP (IBMC)

Inventor: CONCHA F; LOFFREDO J M Patent Family (7 patents, 3 countries)

Patent Application

Number Kind Date Number Kind Date Update

EP 377976 A 19900718 EP 1989313061 A 19891213 199029 B

CA 2006243 A 19900712 199039 E

A 19910827 US 1989296168 A 19890112 199137 E US 5043879 EP 377976 A3 19930127 EP 1989313061 A 19891213 199347 E C 19940315 CA 2006243 A 19891220 199416 E CA 2006243 EP 377976 B1 19960717 EP 1989313061 A 19891213 199633 E E 19960822 DE 68926851 DE 68926851 A 19891213 199639 E EP 1989313061 A 19891213

Priority Applications (no., kind, date): US 1989296168 A 19890112

Patent Details

Number Kind Lan Pg Dwg Filing Notes

EP 377976 A EN

Regional Designated States, Original: DE FR GB

CA 2006243 A EN EP 377976 A3 EN CA 2006243 C EN EP 377976 B1 EN 16 6

Regional Designated States, Original: DE FR GB

DE 68926851 E DE Application EP 1989313061 Based on OPI patent EP 377976

Alerting Abstract EP A

The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

ADVANTAGE - Computer microcode is efficiently used.

Equivalent Alerting Abstract US A

A firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a number of subroutine programmable logic array circuits, a number of functions, many of which may be performed simultaneously, can take place.

ADVANTAGE - Efficient use of computer microcodes.

ADVANTAGE - (14pp)

Title Terms /Index Terms/Additional Words: CONTROL; PROGRAM; LOGIC; ARRAY; CIRCUIT; FIRMWARE; BASE; ALLOW; INTERRUPT; NEST

Class Codes

International Classification (Main): G06F-009/22 (Additional/Secondary): B06F-009/22, G06F-001/00 US Classification, Issued: 395775000, 364DIG, 364DIG, 364244000, 364244900, 364259000, 364259100, 364261300, 364262000, 364262400, 364262500, 364262800, 364927800, 364933000, 364933700, 364938300, 364942700, 364946200, 364946600, 364946900, 364948300, 364965000, 364965500, 364965770

File Segment: EngPI; EPI; DWPI Class: T01; P43

Manual Codes (EPI/S-X): T01-F01

Original Publication Data by Authority

Canada

Publication No. CA 2006243 A (Update 199039 E)

Publication Date: 19900712

Language: EN

Priority: US 1989296168 A 19890112

Publication No. CA 2006243 C (Update 199416 E)

Publication Date: 19940315

Assignee: INT BUSINESS MACHINES CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: EN

Application: CA 2006243 A 19891220 (Local application)

Priority: US 1989296168 A 19890112

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

Germany

Publication No. DE 68926851 E (Update 199639 E)

Publication Date: 19960822

Assignee: INT BUSINESS MACHINES CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: DE

Application: DE 68926851 A 19891213 (Local application)

EP 1989313061 A 19891213 (Application) Priority: US 1989296168 A 19890112

Related Publication: EP 377976 A (Based on OPI patent)

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

EPO

Publication No. EP 377976 A (Update 199029 B)

Publication Date: 19900718

**Mikroprogrammierte Steuervorrichtung mit programmierbaren logischen Anordnungen

Microcode control apparatus utilizing programmable logic array circuits Dispositif de commande microprogramme utilisant des circuits a reseaux logiques programmables**

Assignee: International Business Machines Corporation, Old Orchard Road, Armonk, N.Y. 10504, US (IBMC)

Inventor: Concha, Fernando, 9604 Saddlebrook Drive, Boca Raton Florida 33496, US

Loffredo, John Mario, 2694 S.W. 14th Drive, Deerfield Beach Florida 33442, US

Agent: Burt, Roger James, Dr., IBM United Kingdom Limited Intellectual Property Department Hursley Park, Winchester Hampshire SO21 2JN, GB

Language: EN

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Designated States: (Regional Original) DE FR GB Original IPC: B06F-9/22 G06F-1/00 G06F-9/22 Current IPC: B06F-9/22 G06F-1/00 G06F-9/22

Original Abstract: A microcode control apparatus utilizing program logic array circuits is described. A firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used to provide for efficient use of computer microcodes. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a plurality of subroutine programmable logic array circuits, a plurality of functions, many of which may be performed simultaneously, can take place.

Claim: The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be

used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

Publication No. EP 377976 A3 (Update 199347 E)

Publication Date: 19930127 Assignee: IBM CORP (IBMC)

Inventor: CONCHA F LOFFREDO J M Language: EN

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Original IPC: B06F-9/22(B) G06F-1/00(B) G06F-9/22(B) Current IPC: B06F-9/22(B) G06F-1/00(B) G06F-9/22(B)

Claim: The control apparatus uses program logic array circuits. A firmware structure containing a mainline programmable logic array circuit may be used to provide for efficient use of computer micro-codes. As the states of the mainline logic array are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit.

If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine logical array circuit begins in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine logical array circuit back to the mainline programmable logic array circuit at the point where it was suspended. By nesting programmable logic array circuits many functions can take place.

Publication No. EP 377976 B1 (Update 199633 E)

Publication Date: 19960717

**Mikroprogrammierte Steuervorrichtung mit programmierbaren logischen Anordnungen

Microcode control apparatus utilizing programmable logic array circuits Dispositif de commande microprogramme utilisant des circuits a reseaux logiques programmables**

Assignee: International Business Machines Corporation, Old Orchard Road, Armonk, N.Y. 10504, US (IBMC)

Inventor: Concha, Fernando, 9604 Saddlebrook Drive, Boca Raton Florida 33496, US

Loffredo, John Mario, 2694 S.W. 14th Drive, Deerfield Beach Florida 33442, US

Agent: Burt, Roger James, Dr., IBM United Kingdom Limited Intellectual Property Department Hursley Park, Winchester Hampshire SO21 2JN, GB

Language: EN (16 pages, 6 drawings)

Application: EP 1989313061 A 19891213 (Local application)

Priority: US 1989296168 A 19890112

Designated States: (Regional Original) DE FR GB

Original IPC: G06F-9/22(A) Current IPC: G06F-9/22(A)

Claim: 1. Eine mikroprogrammierte Steuervorrichtung fuer einen Rechner, wobei die Mikrowoerter benutzt werden, um die Rechnerbefehle auszufuehren und die Vorrichtung enthaelt: einen ersten PLA (34) mit einer Eingabepartitionierung, die eine Vielzahl von Status enthaelt, um einen Operationsschluessel von einem Rechnerbefehl zu empfangen, Sequentialisierungsmittel (38), um die Status der Eingabepartitionierung zu inkrementieren und eine Ausgabepartitionierung zur Generierung von Ausgabesaetzen mit Datenbits (42, 48, CP), welche der Anzahl von Status entspricht, die in der Eingabepartitionierung vorhanden ist; mindestens einen zweiten PLA (36) mit einer Eingabepartitionierung, die eine Vielzahl von Status enthaelt, um einen Satz Datenbits aus der Ausgabepartitionierung des ersten PLA (34) zu empfangen, Sequentialisierungsmittel (40), um die Status der Eingabepartionierung zu inkrementieren, und eine Ausgabepartitionierung zur Generierung der Ausgabesaetze mit Datenbits, welche der Anzahl von Status entsprechen, die in der Eingabepartitionierung vorhanden sind; wobei mindestens ein zuvor definierter Teil (48) der Ausgabesaetze mit Datenbits des ersten PLA (34) als Eingabe in die Eingabepartitionierung des zweiten PLA (36) bereitgestellt wird, wobei der zweite PLA (36) so angeordnet ist, dass dessen Funktion aufgerufen wird, wenn der zuvor definierte Teil der Ausgabesaetze mit Datenbits des ersten PLA (34) einer zuvor definierten Codenummer entspricht, die Ausgabepartitionierung des zweiten PLA (36) mindestens ein Steuersignal liefert, das einem Mikrowort entspricht, um eine Funktion auszufuehren, die von dem Operationsschluessel verlangt wird, durch ein ODER-Gatter (43) gekennzeichnet ist, das direkt mit den jeweiligen Ausgabeteilen der ersten und zweiten PLA verbunden und angeordnet ist, um die Sequentialisierungsmittel (38) des ersten PLA (34) zu inkrementieren, wenn mindestens einer der Ausgabebits (44) des zweiten PLA (36) oder mindestens ein Bit der Ausgabe (42) des ersten PLA (34) in einem der zuvor bestimmten zwei Werte liegt, und in dem ein anderer der Ausgabebits (46) des zweiten PLA (36) wirksam ist, um die Sequentialisierungsmittel (40) des zweiten PLA (36) in einem der zuvor bestimmten zwei Werte zu inkrementieren,

- * die Ausgabestatus des ersten PLA (34) so sind, dass deren Ausgabe nicht wirksam ist, um den ersten PLA (34) zu inkrementieren, wenn der zuvor definierte Teil der Saetze mit Datenbits in der Ausgabepartitionierung des ersten PLA (34) der zuvor definierten Codenummer entspricht, und die Ausgabestatus des zweiten PLA (36) so sind, dass unmittelbar nach dem Aufruf der zweite PLA (36) funktionsfaehig bleibt, bis dessen Ausgabe effektiv ist, damit diese nicht laenger inkrementiert wird (46), bis diese auf dem einen Wert ist und so wird deren andere Ausgabe (44), die wirksam ist, um den ersten PLA (34) zu inkrementieren, danach zu dem einzigen Wert, um die Inkrementierung der ersten PLA (34) durchzufuehren, wobei daraus eine automatische Rueckfuehrung in den ersten PLA (34) aus dem zweiten PLA (36) resultiert.
- 1. A microcode control apparatus for a data processor wherein microwords are used to effect execution of processor instructions, the apparatus comprising: a first PLA (34) having an input partition containing a plurality of states for receiving an operation code of a processor instruction, sequencing means (38) for incrementing the

states of the input partition, and an output partition for generating output sets of data bits (42, 48, CP) corresponding to the number of states present in the input partition; at least a second PLA (36) having an input partition containing a plurality of states for receiving a set of data bits from the output partition of the first PLA (34), sequencing means (40) for incrementing the states of the input partition, and an output partition for generating output sets of data bits corresponding to the number of states present in the input partition; wherein at least a predefined portion (48) of the output sets of data bits of the first PLA (34) is provided as input to the input partition of the second PLA (36), the second PLA (36) being arranged so that operation thereof is initiated when said predefined portion of the output sets of data bits of the first PLA (34) corresponds to a predefined encode number, the output partition of the second PLA (36) providing at least one control signal, corresponding to a microword, for effecting a function required by the operation code, characterised by an OR gate (43) directly connected to respective output portions (42, 44) of the first and second PLAs and arranged to increment the sequencing means (38) of the first PLA (34) when either at least one of the output bits (44) of the second PLA (36) or at least one bit of the output (42) of the first PLA (34) is at a predetermined one of two values, and in that another of the output bits (46) of the second PLA (36) is effective to increment the sequencing means (40) of the second PLA (36) at a predetermined one of two values.

the output states of the first PLA (34) being such that the output thereof is not effective to increment the first PLA (34) when the predefined portion of the sets of data bits in the output partition of the first PLA (34) corresponds to the predefined encode number and the output states of the second PLA (36) being such that once initiated the second PLA (36) remains operative until the output thereof effective to increment it no longer (46) is at the one value and so that the other output thereof (44) effective to increment the first PLA (34) is thereafter at the one value for effecting incrementation of the first PLA (34), an automatic branching back to the first PLA (34) from the second PLA (36) resulting therefrom.

United States

Publication No. US 5043879 A (Update 199137 E)

Publication Date: 19910827 **PLA microcode controller**

Assignee: International Business Machines Corporation

Inventor: Concha, Fernando, FL, US

Loffredo, John M.

Agent: Bogdon, Bernard D.

Language: EN

Application: US 1989296168 A 19890112 (Local application)

Original IPC: G06F-1/00 Current IPC: G06F-1/00(A) Original US Class (main): 395775

Original US Class (secondary): 364DIG.001 364DIG.002 364244 364244.9 364259 364259.1 364261.3 364262 364262.4 364262.5 364262.8 364927.8 364933 364933.7 364938 364938.3 364942.7 364946.2 364946.6 364946.9 364948.3 364965 364965.5 364965.77

Original Abstract: To provide for efficient use of computer microcodes, a firmware structure containing a mainline programmable logic array circuit and at least one subroutine programmable logic array circuit may be used. As the states of the mainline programmable logic array circuit are sequenced, the data bits representing the encode number field in its OR array are compared with the data bits representing the encode number field of the AND array of the subroutine programmable logic array circuit. If a match is made, the mainline programmable logic array circuit suspends its operation and sequencing of the subroutine programmable logic array circuit begins, in order to perform the function required. Upon completion of the function, control is automatically transferred from the subroutine programmable logic array circuit back to the mainline programmable logic array circuit, at the point where it was suspended. By nesting a plurality of subroutine programmable logic array circuits, a plurality of functions, many of which may be performed simultaneously, can take place.

```
1/3/1
DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat
(c) 2006 EPO. All rts. reserv.
9380925
Basic Patent (No, Kind, Date): CA 2006243 AA 19900712 <No. of Patents: 008>
MICROCODE CONTROL APPARATUS UTILIZING PROGRAMMABLE LOGIC ARRAY CIRCUITS (
   English; French)
Patent Assignee: IBM (US)
Author (Inventor): CONCHA FERNANDO (US); LOFFREDO JOHN M (US)
National Class: *D235402307 M;
IPC: *G06F-009/22;
Derwent WPI Acc No: *G 90-218408;
Language of Document: English
Patent Family:
 Patent No Kind Date
                       Applic No Kind Date
 CA 2006243
              AA 19900712 CA 2006243
                                          A 19891220 (BASIC)
 CA 2006243
              C 19940315 CA 2006243 A 19891220
 DE 68926851 CO 19960822 DE 68926851 A 19891213
             A2 19900718 EP 89313061 A 19891213
 EP 377976
             A3 19930127 EP 89313061 A 19891213
 EP 377976
             B1 19960717 EP 89313061 A 19891213
 EP 377976
 JP 2226423
             A2 19900910 JP 89328607 A 19891220
 US 5043879
             A 19910827 US 296168
                                        A 19890112
Priority Data (No,Kind,Date):
```

?

US 296168 A 19890112

① 特 許 出 願 公 閉

@ 公 開 特 許 公 報 (A) 平2-226423

®Int. Cl. 5

識別記号 庁内整理番号 43公開 平成2年(1990)9月10日

G 06 F 9/22

3 1 0 A

7361-5B

審査請求 有 請求項の数 1 (全10頁)

マイクロコード制御装置 会発明の名称

②特 頭 平1-328607

願 平1(1989)12月20日 220出

1989年1月12日1日日 (US) 19296168 優先権主張

アメリカ合衆国フロリダ州ボカ・ラトン、サドレブロツ フエルナンド・コンチ 加発 明 者

> ク・ドライブ9604番地 ヤ

アメリカ合衆国フロリダ州ディールフィールド・ピイー ジョン・マリオ・ロツ 加発 明 者

チ、サウス・ウエスト・フォーティーンス・ドライブ2694

番地

アメリカ合衆国10504、ニユーヨーク州アーモンク(番地 インターナショナル・ ⑪出 願 人

> ビジネス・マシーン なし)

ズ・コーポレーション

外1名 弁理士 頓宮 孝一 個代 理 人

フレード

明知

- 1. 発明の名称 マイクロコード制御装置
- 2. 特許請求の範囲

マイクロコードを用いてプロセッサ命令を実行 するデータ・プロセッサにおいて、

プロセッサ命令のOPコードに従って選択され る複数の状態を含む第1区画、及び該複数の状態 に対応する複数組のデータ・ピットを含む第2区 ** 画を有するプログラム可能論理アレイと、

複数の状態を含み、前記第2区画から1組のデ ータ・ビットを受取る入力区画, 及び該人力区両 の複数の状態に対応する複数組のデータ・ビット を含む出力区画を有する少なくとも1つの別のプ ログラム可能論理アレイと、

各プログラム可能論理アレイの状態をそれぞれ 独立して増分するための増分手段とを具備し、

前記第1区画の状態の1つが0Pコードによっ て選択された時に前記第2区画中の対応するデー タ・ピットの組が読出されて前記入力区画へ供給 され、それに広答して前記プロセッサ命令を実行 するための制御信号を前記出力区画から発生する ようにしたことを特徴とするマイクロコード制御 装置.

- 3. 発明の詳細な説明
- A. 産業上の利用分野

本発明は、マイクロプログラム式のデータ・プ ロセッサ及びディジタル計算機において、一進の マイクロワードを用いて各プロセッサ命令の実行 を制御するマイクロコード制御装置に係る。

B. 従来の技術とその課題

マイクロプログラム式データ・プロセッサは、 ユーザのソフトウェア・プログラムからのプロセ ッサ命令を実行するため、内部記憶装置からマイ クロワードないしマイクロ命令を読取って、制御 レジスタに書込む。各マイクロワードは複数の2 進ピットから成り、その幾つか又はすべてのピッ トは複数の制御グループないしフィールドを構成 している。制御レジスタは、データ・プロセッサ 内部の種々のデータフロー・レート及びデータ操

作機構を制御する制御点信号を供給する。各マイクロワードは、データ・プロセッサの内部動作を1マイクロワード・サイクルの間制御する。一般に、各プロセッサ命令を実行するためには複数のマイクロワードが必要であり、その数は命令によって異なる。

マイクロワードは、 例御記憶装置と呼ばれる別 個の記憶装置或いはプロセッサのメイン・メモリ 中のマイクロワード専用の領域に記憶される。 制 御記憶装置には沓込み可能なものと読取り専用の ものとがある。

制御記憶装置及びそのアドレス回路を、シーケンス・カウンタと共に働くプログラム可能論理アレイ(PLA)で構成することもできる。PLA、カウンタからの特定のシーケンス・カウンタからの特定のシーケンス・カウコードを カウンタからの特定のシーケンス・カウンスより駆動され、その出力に特定のマイクロフンスよりないとなるといるというないといくである場所が小さくてすった。

の前(又は後)のすべてのオペレーションを同じ X回だけ繰返す必要がある。実際、それらのオペ レーションの幾つかが不要であるにしても、プロ セッサの貴重な時間をとることは事実である。こ れは必然的に計算機マイクロコードの非効率的な 処理につながり、その結果、各ジョブを実行する ための積項(マイクロコードのライン)の数が不 必要に多くなってしまう。

第2図を参照しながら、従来のデータ・プロセッサについてもう少し詳しく説明する。

図示のデータ・プロセッサ2は、データフロー 装置4、メインメモリ6、入出力(I/O)装置 8及び制御装置10を含む。データフロー装置4 は一般に中央演算処理装置(CPU)と呼ばれる もので、ALU、種々のハードウェアをして、 記憶を置のデータ移動を制御するバス・ らの間のデータ移動を制御するバス・ らのでいる。基本的に、所宝の結果を生成する。 ータを実際に操作して、所宝の結果を生成する。 データフロー装置4はバス12及び14を介 む。あるマイクロコードについて何回かの繰返としが必要な場合は、マイクロコード・ループの数をカウントしてそれが所定の値に達した時にルータを終らせるための固定容量のループ・カウンタを必要とする。マイクロコード・ループの数が異なる様々なタイプのプロセッサ命令があると、その分データ・プロセッサの負担が増える。

米国特許第4556938号明細書は、実行すべき様々なプロセッサ命令に応じて所望の初別ープ・カウンタを聞示している。それによれば、2以上の異なったプロセッサに対してマイクロがは、コードでもうなのよりに必要なロープ・クロフードであると、日本できない。1000年を入ります。1000年を入りませた。1000年であると、PLAはそれに答えるために、実行すると、PLAはそれに答えるために、実行すると、PLAはそれに答えるために、実行すると、PLAはそれに答えるために、実行すると、実行すると、PLAはそれに答えるために、実行すると、アリカーをはよりには、まりますがあると、アリカーをは、1000年では1000年では、1000年では1000年で1000年では1000年で100

メインメモリ6及びI/O装置8にそれぞれ接続 されており、それらとの間で情報をやりとりする。

汎用レジスタ18は、計算されたデータ値、アドレス値等を一時記憶するもので、図には1つしか示していないが、実際には複数の汎用レジスタが設けられている。

データフロー装置4、メインメモリ6及び I / 〇 装置8を制御する制御装置10は、クロック2 0、 P L A 22、シーケンス・カウンタ24及び制御レジスタ26を有する。制御装置10はこの他にも多くのコンポーネントを含んでいるが、それらは本発明とは無関係であるため、図には示していない。

制御装置10は、PLA22及びシーケンス・カウンタ24を使用するマイクロプログラム式の 装置である。周知のように、PLAは固定された 規則的な構造を有する論理回路であって、特定の 論理式を実現するよう個性化される。一般に、P LAは入力ANDアレイ(入力区画)及びそれに 多数の積項(マイクロコードのライン)によって 接続された出力ORアレイ(出力区画)を含む。 PLAの構造は、スタティックであれダイナミッ クであれ、すべて単一の集積回路チップに形成で れる。ここでは、PLA22はスタティック型で あるとする。

シーケンス・カウンタ24は複数ビットの2進

イクロ命令とも言う。実行すべき機能は、各PLA毎に予め決めておくことができる。回2図には示していないが、バス30からのOPコードはPLA22のORアレイからバス32を介して制御レジスタ26へ供給される。

制御レジスタ26は、バス32から受取った出力倡号を制御点倡号として超々のコンポーネントへ送る。実際には、制御レジスタ26が出力するのはマイクロワードであるが、ここでは制御レジスタ26の出力を、特定の機能を実行するための制御点倡号として考える。

PLA22は、1つのOPコードに広答して一連のマイクロワードすなわちマイクロワードは、シーーケンスを発生する。各マイクロワードは、シーケンス・カウンタ24からのタイミングに従って1つずつ順に発生される。その場合、特定のオペレーションでシーケンス中の一部のマイクロワードが不要であっても、マイクロワード・シーケンス全体が発生される。更に、その特定のオペレー

カウンタであり、PLA22の状態(アドレス)を増分するための2進信号をバス28を介してPLA22へ供給する。各コンポーネントのタイミングはクロック20により制御されるが、簡単のため、クロック線の接続は図示していない。制御レジスタ26は複数ピットのレジスタであって、PLA22からの出力すなわちマイクロワードを受取って解読し、対応する信号をそれぞれのコンの解説にはデコーダが必要であるが、これも簡単のため、第2図には示していない。

プロセッサ命令がメインメモリ6から命令レジスタ16へロードされた時、そのOPコードはバス30を介してPLA22へ送られる。PLA22は、バス30上のOPコード及びシーケンス・カウンタ24からバス28へ出力される特定のシーケンス・カウントに応答して、複数ビットの特定のマイクロワードを出力する。このマイクロワードを出力する。このマイクロワードは、それ自体で又は他の制御信号と共に、特定の機能を実行するために使用されるもので、マ

ションを繰返さなければならない場合、 同じOPコードを繰返しPLA22へ供給することになる。 従って、異なったオペレーションを実行するのに 必要なPLAのサイズは大きいままである。また、 PLA22に必要なマイクロワードの数を減らす ための繰返し回路等が既に制御装置10で使用さ れているにしても、このようなオペレーションは 極めて効率が悪い。

C. 課題を解決するための手段

本発明は、ファームウェア・サブルーチン機構を効果的にデータ・プロセッサに組込めるように PLAを構成することによって、計算機マイクロコードの効率的な使用を可能にする。このPLA を以下「メインラインPLA」と呼ぶ。

メインラインPLAは、サブルーチンPLAを 制御する際に、複数のデータ・ピットから成る符 号化された数をその出力区両(ORアレイ)から 目的とするサブルーチンPLAの入力区画(AN Dアレイ)へ供給する。アドレスされたサブルー チンPLAは、メインラインPLAからの符号化 数データ・ビットと、その符号化数フィールドに ある所与のデータ・ビットとが一致すると動作可 館になる。その時メインラインPLAは休止状態 に入り(ただし側御点信号は依然として出力し続 ける)、一方アドレスされたサブルーチンPLA の状態(すなわちアドレス)は、予めプログラム されている動作を実行するよう増分される。この サブルーチンPLAは、対応するシーケンス・カ ウンタによって、これ以上の動作が不要であるこ と(或いは動作が終了したこと)を示す状態へ増 分されるまで、実行を続け、必要な制御点を出力 する。そのような状態へ均分されると、サブルー チンPLAは、メインラインPLAの増分を自動 的に再開させるためのデータ・ピットをメインラ インPLAへ送る。増分が再開されると、メイン ラインPLAは別のサブルーチンPLAをアドレ スできるようになる.これらのサブルーチンPL Aは、メインラインPLAに対して相対的に異な ったレベルに位置づけることができる。また、レ ベルの異なった複数のサブルーチンPLAに対し

同じメインラインPLAから指令を出して、異なった動作を同時に又は異なった時間に実行させるため、任意の数のサブルーチンPLAを一緒に入れ子にすることができる。従って本発明の目的は、PLAでサブルーチン動作を実行することによって計算機マイクロコードを効率よく使用するマイクロコード制御機構を提供することにある。

D. 实施例

本税明の実施例を第1回に示す。本発明は、従来技術における効率の悪さ及び大きなサイズのPLAといった問題を解決するため、回示のように、単一のPLAではなくて、複数のPLAを使用する。その1つはメインライレA、34であり、それに少なくとも1つのPLA(例になる。をおかした。からなる。が相互接続されてもする。のではアレイをであり、からなる。ないのでは、アレス・カウンタ(SEQ CT)はPLAのようないかられる。サレス・カウンタ(SEQ CT)はアレス・カウンタ(SEQ CT)はアレス・カウンタ(SEQ CT)はアレス・カウンタ(SEQ CT)はアレス・カウンタ(SEQ CT)はアレス・カウンタ(SEQ CT)はアレス・カウンタ(のはアレス・カウンタ)のはアレス・カウンターのはアレス36用である。メインラインアレス

34は、そのORアレイから終42及びORゲート43を介してシーケンス・カウンタ38へ供給される制御ビットが増分を示していると増分される。メインラインPLA34はサブルーチンPLA36の砂省の制御ビットは、サブルーチンPLA36のORアレイから終44及びORゲート43を介してシーケンス・カウンタ38へ供給される。

 ス・カウントと共に、特定の状態(アドレス)を 指定する。サブルーチンPLA36のORアレイ には、点線で示したバス52を別の出力用に設け ることも可能である。このバス52は、例えば他 のサブルーチンPLA(図示せず)への符号化数 を表わすデータ・ピットを供給するのに用いることができる。1つのサブルーチンPLAを別のサ ブルーチンPLAに接続するこのような入れ子構 造については後で説明する。

第1図の実施例によれば、異なったオペレードンを実行するための自動とは、世来同じじPLAにで行うことができる。例えば、世来同じじPLAによって順次行われていたように、もし1つのOPコードが(対応する機能のための)異なっておれば、本発性のPLAを用いること、サブルーはたないのとはないできる。そことが応する機能が実行されると、サブルーが自動をある。従って、サブルーチンPLAを初返

P L A 構造における実際のサブルーチン機構を第3回に示す。回示のように、メインラインP L A 3 4 の O R アレイは、バス 4 8 を介してサブルーチンP L A 3 6 の A N D アレイへ送られる 2 2 ピットの符号化数を含む。本実施例では、符号化数フィールドは 2 ピットしかないが、これは必可に 応じて拡張することができる。第3回において、 ち 4 はメインラインP L A 3 4 の O R アレイにある符号化数フィールドを示し、56 はサブルーチ

含んでいる。従って、例えば状態 0 はメインライン P L A 3 4 の O R アレイで 0 0 1 として 表わされる。

メインラインPLA34のORアレイには3つのデータ・ビットしか示していないが、実際には特定の機能を実行するための制御点CPを発生するのに必要な他のデータ・ビットも含まれている。

サブルーチンP L A 3 6 の A N D ア ア イ の 名 ・ ビ レ イ の 4 ト の か と 表 わ す デ ー タ の の A N D ア デ ー タ の の た か ウ ント L A 3 6 の た か か ア L A 3 6 の た か だ か と と が け い か か と と が り ト た な な か す デ ー タ ・ ビ ット も 2 ビ ット か と ど ット も 2 ビ ット の た が し で は い ト に い な か す デ ー タ ・ ビ ット も 2 ビ ル ー で 表 か す データ を 例 で は い ト に い な か で は な か な の ア ア タ ・ に い か け に い な か け な な な れ い ロ ア レ イ に な か ー 状 な な り は 1 0 0 0 0 で 表 さ れ 、 状 像 2 は 1 0 0 1 0 0 は 1 0 0 0 0 で 表 さ れ 、 状 像 2 は 1 0 0 1 0

ンPLA36のANDアレイにある符号化数フィールドを示す。

P L A 3 4 及び 3 6 の それぞれのシーケンス・カウンタ 3 8 及び 4 0 は、関連する A N D アレイ中の 3 ビットだけを増分するようになっているが、上記の符号化数フィールドと同じく、このビット数も増やすことができる。

で表わされる。サブルーチンP L A 3 6 でも、その A N D アレイ中の各組のデータ・ビットに持って O R アレイに持って O R アレイに持って A 3 6 の O R アレイにある。その O R アレイである。その C T レーチンターに A 3 4 を 切分のに 用いられる。 サブルーチン P L A 3 6 の C R アレイも 特定の 優能を 実って ための を 和 の C R アレイも 特定の 優能を 有する。

次に、第3図の実施例の動作を説明する。まず、シーケンス・カウンタ38及び40は000(すなわち初期状態)にリセットされており、OPコード(第3図には示していない)は要求する機能の実行のために図示のシーケンスを選択したとする。メインラインPLA34が状態0及び状態1の間は、そのORアレイから線42へ1の値を有する増分ビットが出力されるため、シーケンス・

カウンタ38が1ずつ増分されるが、その時の符 号化数フィールド54の内容はいずれも00のた め、サブルーチンPLA36は非活動のままであ る。ところが、メインラインPLA34が状態2 (010) へ増分された時の符号化数フィールド 54 t. サブルーチンPLA36のANDアレイ 中の符号化数フィールド56にあるデータ・ピッ トの値に対応する1組のデータ・ビット(10) を有する。かくしてサブルーチンPLA36が活 動化される。その時メインラインPLA34のO Rアレイから線42へ出力される増分ピットの値 は 0 であるが、これはメインラインPLA34の 助作の効果的な凍結ないし休止を示す。すなわち、 サブルーチンPLA36が動作を引き継ぐ時、メ インラインPLA34は状態2で休止される。た だし、メインラインPLA34が休止されるとは **貫っても、状態2のための制御点を表わすデータ・** ビットは依然としてそのORアレイから出力され **3.**

サブルーチンPLA36の符号化数フィールド

LA36からメインラインPLA34への戻り分岐が行われたことになる。この時、サブルーチンPLA36のシーケンス・カウンタ40は次のサブルーチン呼出しに備えて0にリセットすることができる。或いは、次にどのような機能が要求されるかに応じて、シーケンス・カウンタ40をそのままに保つか、又は他の状態にセットすることも可能である。

メインラインPLA34が動作を再開すると、今までとは異なった状態が指定されるので、サブルーチンPLA36とは別のサブルーチンPLAがアドレスされることもある。その例を第4図に示す。メインラインPLA34は種々のレベルにあるサブルーチンPLAと相互接続される。第4図では、各レベルに2つのサブルーチンPLAしか示していないが、もっと多くのサブルーチンPLAしたる。

以下の条件に従う限り、或るレベルから次のレベルへと異なったPLAを無限に入れ子にするこ

の値が、メインラインPLA34の状態2(01 の)の時の符号化数フィールドの値と一致すれば、 1の値を有するシーケンス・カウンタ制御点が線 46を介してシーケンス・カウンタ40へ供給されるので、サブルーチンPLA36の増分が開始 される。第3図の実施例では、サブルーチンPL A36は状態0から状態3まで進むが、勿論その間は、特定の機能を実行するための制御点信号C PをORアレイから発生している。

サブルーチンPLA36が状態3、すなわち10011を含む位置まで増分されると、シーケンス・カウンタ40の増分を扱わすデータ・ビット(線46)が0になり、それと同時にシーケンス・カウンタ38が活動化されて、メインラインPLA34を状態2(010)から状態3(011)へ進ませる。状態3における符号化数フィールドの値は00であるから、サブルーチンPLA3Gは及早アドレスされない。かくして、サブルーチンP

とができる。その条件とは、各PLAが自身の対応するシーケンス・カウンタを持っていること、各PLAが対応するシーケンス・カウンタを増分するための制御点をそのORアレイに持つと共に、カウンタを増分するための制御点も持っていること、カウンタを増分するための別のでは、一ルドを持っていて、その中のデータ・ビットを受取るPLAが動作可能になること、である。

第4回の実施例では、複数のPLAが同時に動作可能になることがある。例えば、OPコードによって要求された異なった機能を実行するために、サブルーチンPLA36がの時に動作し得る。その場合、サブルーチンPLA36がなお増分されて動作を続けている時に、サブルーチンPLA60が休止状態まで増分されて、第2レベルのサブルーチンPLA64に制御を渡している、といった事態が生じ得る。ただし、メインライン

PLA34を含むどのPLAが休止状態になったとしても(複数のPLAが休止することもある)、それらのPLAからの所期の制御点價号を動作状態にあるPLAからの制御点價号と組合せて用いることができる。かくして、従来技術とは異なり、本発明ではマイクロワード・シーケンスの各でイクロワードの同時発生が可能である。またとPLAから該PLAを活動化したPLAから前でなって、融通性のある効率的なオペレーションを行える。

第4図の実施例でメインラインPLA34の凍結を解除するには、第1レベルの1つのサブルーチンPLA34のシーケンス・カウンタ(SC)を増分い。すなわち、第1レベルの1つのサブルーチンPLAがその作用した。また、プログラミングによって、第1レベルのすべてのサブルーチンPLAがそれがれる。また、プログラミングによってれぞれの順に、メインラインPLAの動作を再

あり、活動化されたサブルーチンPLAからの制御点によって該PLAを活動化したPLAを増分する時にどのような論理的レース条件も生じないようにするためには、両クロック間に適切な間隔をとっておく必要がある。

聞させるようにすることもできる。第1レベルの 最後のサブルーチンPLAの動作終了をメインラ インPLAの増分再開の条件にしてもよい。

PLAの活動中はハザードや論理的レース条件が生じないような信頼性の高いオペレーションを行うため、例えば2重ラッチ型のレベル・センシティブ・スキャン設計(LSSD)機構を用いることができる。

各PLAのシーケンス・カウンタの動作は前にといるから、それらの制は第6図には示していない。第6図の実施例には、同じじせてある。第6図の実施例は、特定の関係をのの実施例は、特定のの実施例は、特定のの関係をはないない。第6図の実施のは、特定のの関係をはないない。を何回も繰返しを終らせる場合は、サブル・チン活動化データ・ピットをオフにすればよい。E. 発明の効果

本発明はサブルーチン動作をPLAで実行するので、その内容を適切に設定することによって計算機マイクロコードを効率よく使用することができる。

4. 図面の簡単な説明

第1図は本発明の実施例を示すプロック図。

第2図はPLAを使用した従来のデータ・プロセッサを示すブロック図。


第3図はメインラインPLA及びサブルーチンPLAの相互接続をそれらの各アレイの具体的内容と共に示すブロック図。


第4図はメインラインPLAと異なったレベルにある複数のサブルーチンPLAとの関係を示すブロック図。

第5回はPLAの動作に信頼性を持たせるための2重ラッチ機構を示すプロック図。


第6回はサブルーチンPLAの繰返し動作を可能にする構成を示すブロック図。


出類人 インターナショナル・ビジネス マシーンズ・コーポレーション 代理人 弁理士 切 宮 孝 一 (外1名)





第2図





-169-

